z*****n
发帖数: 447 | 1 Thank you guys!
With your information, I find it seems there are two approaches to reduce
power and control energy for FPGA.
One is gated-clock tech, which should be implemented during VHDL development.
Another is to adjust voltage of pins. I find TI provides a reference design
solution called "buck converter",that can be used to adjust the power of
FPGA. |
|
s*****y
发帖数: 1974 | 2 别别，不是牛人
FPGA基本有两个走向，一个是ASIC/IC，一个就是你说的走嵌入式
到一定时候就要选一个方向专攻，只会FPGA有些尴尬
我感觉你走嵌入式那条线的吧，前途还是不错的 |
|
T******T
发帖数: 3066 | 3 FPGA 一般是system hardware team 搞的比较多，一半做板子，一半做些LOGIC.
ASIC/IC做FPGA就是emulation了，一般小点的公司都是IC组自己做，偶尔会交给
system硬件组做。。
反正做VLSI活有，前景不热，也不会渺茫到找不到工作。现在很多公司又重新开始开发
自己的IP和芯片，像APPL，western digital等。。
觉得还是做system algo / sw / hardware 相对比较活。。。 |
|
s*****y
发帖数: 1974 | 4 我以前的经验是FPGA最重要的是模型验证，做demo
真正用FPGA做产品的不多，一般用于小批量的，军队用的多一点，比如就几架飞机，也
犯不着做IC吧
大部分公司都是分开设计的，小公司合起来的多，省钱
PCB |
|
I***a
发帖数: 704 | 5 有谁是做FPGA routing/ FPGA cell design的？
thanks. |
|
G**p
发帖数: 2549 | 6 Of course I know sth about FPGA, e.g.writing FPGA codes, VHDL/verilog,
I just feel timing is too complex, wants some shortcut.
I read some manual, manual just say how to set timing, doesn't say how to debug if your timing isn't appropriate.
will |
|
j****9
发帖数: 2295 | 7 断电后FPGA芯片上的逻辑就不存在了。
实际应用中，FPGA的板子一般用什么来存储这些逻辑？断电的可能总是有的。 |
|
b****a
发帖数: 460 | 8 的确是有这个问题，一般是另外买个外置存储器，譬如说EEPROM或者flash来放置程序
，这样断电不会丢失，上电之后，FPGA会自动从这个外置存储器来加载。如果你的HDL
不是很复杂，只有几百个逻辑单元，可以考虑使用CPLD，这种器件断电后程序也不会丢
失的。
但是CPLD的相对单位逻辑单元价格要比FPGA高很多，所以只有在你的HDL使用较少逻辑
单元的时候才会使用使用CPLD。
我自己的系统只适用了200多个逻辑，考虑到成本和系统复杂度，我选择了ALTERA的MAX
II系列CPLD。 |
|
|
S**********e
发帖数: 147 | 10 小弟一直希望能做ASIC方面的RTL Design,但苦于年景不好，加上这块似乎entry level
基本没有职位，所以目前只有一家在FPGA上做RTL的公司（具体是做通信信号处理的）
要我。小弟别无选择，只好先加入了再说，但还是希望工作一段时间后能跳到NVIDIA，
Intel, Qualcomm之类的公司的。小弟也希望在这开始的两年能够有所积累，但就怕积
累了半天，业界却不认同。所以小弟想问，FPGA RTL Design 和chip 的RTL Design有
何不同吗？小弟没有这方面的经验，但小弟知道这里头肯定有不同的，synthesis的
tool也不一样，而且很多时候chip RTL需要考虑power很多。。。小弟真心希望版上工
作过的大神们给小弟指点迷津，先谢过～ |
|
S**********e
发帖数: 147 | 11 小弟一直希望能做ASIC方面的RTL Design,但苦于年景不好，加上这块似乎entry level
基本没有职位，所以目前只有一家在FPGA上做RTL的公司（具体是做通信信号处理的）
要我。小弟别无选择，只好先加入了再说，但还是希望工作一段时间后能跳到NVIDIA，
Intel, Qualcomm之类的公司的。小弟也希望在这开始的两年能够有所积累，但就怕积
累了半天，业界却不认同。所以小弟想问，FPGA RTL Design 和chip 的RTL Design有
何不同吗？小弟没有这方面的经验，但小弟知道这里头肯定有不同的，synthesis的
tool也不一样，而且很多时候chip RTL需要考虑power很多。。。小弟真心希望版上工
作过的大神们给小弟指点迷津，先谢过～ |
|
n*****g
发帖数: 365 | 12 没有区别，都是写verilog，你不用关心用在FPGA还是芯片。
比起FPGA还是ASIC来，你更需要关心你的方向了。verilog没有数据结构，专业知识占
一大半： 你做了通信就不能做GPU、CPU，小方向很专。
现在只能说： GOOD LUCK |
|
S**********e
发帖数: 147 | 13 FPGA和CPU verification还是有蛮大区别的。做FPGA要写RTL，而且要花很多时间在lab
里，吵得很。CPU Verif的话，lab里的时间花得比较少，而且要懂很多computer
architecture,而这个是俺很感兴趣的。如果在十年前，俺就不犹豫了。当然了，CPU
Verif这个工资要高两万，但毕竟第一份工作嘛，工资没太看很重，还可以就行，更关
注的是今后的发展平台和机会 |
|
v****n
发帖数: 14 | 14 I am posting this information for my friends. He is a manager in a super
big company, and he is doing a special project. He need a intern that can
work immediately for 6-monthes or more.
I am not allowed to tel more information about him/job/company. But I am
100% sure you want the offer when the HR contact you.
So, if you have interest, please send the resume to [email protected]
/* */ When
the HR contact you, you will know everything, you can deny the on-phone or
on-site interview, b... 阅读全帖 |
|
a*****n
发帖数: 2499 | 15 和前面那个问TCXO的一样，FPGA phase detector + analog charger pump + VCXO 就
是基本的PLL设计。光FPGA自己那得看里面的DLL/DCM能不能完成相同功能。
你们公司招人吗，能不能毛遂自荐，看你设计的电路和我干的有点像。 |
|
u***1
发帖数: 9 | 16 湾区公司招senior RTL/FPGA全职, 办h1b, 顺利的一周入职.
Silicon Valley AI start-up Novumind is looking for ASIC Design Engineers to&
#160;develop next-gen computing engine for Deep Learning. You will be
working closely with architects and other design engineers to generate
micro-architecture, RTL design, and/or verification plan. You are also
expected to debug, fix, and validate the design on FPGA.
Novumind just received series A funding, and is accelerating product
development.
欢迎发简历给我:&#... 阅读全帖 |
|
|
a*****8
发帖数: 261 | 18 大家好，
最近看到街上好多公司招人，要求有FPGA 的背景，和C++ 的背景，工作是high
frequency trading. 我的主要特长是FPGA, 一些猎头都打电话了。可是c++ 比较弱。
请问如果补习一下，可以通过面试吗？
谢谢 |
|
a****n
发帖数: 1887 | 19 FPGA 非常适合做HFT， 很多firm都用FPGA |
|
n******t
发帖数: 4406 | 20 只有一小部分用FPGA，那个部分也不是rocket science.
FPGA的灵活性不够，很多复杂点的算法还是没办法. |
|
O***b
发帖数: 104 | 21 下周有个对冲基金onsite，用FPGA做HFT，是market making部分的trading。我是在学
校里做FPGA的，专业也跟金融一点关系没有，猎头来联系以后我就和技术director聊了
一下，聊得不错准备onsite.
请问有没有做这方面的朋友？完全不知道面试会面什么，对方倒是让我不用专门准备。 |
|
x****k
发帖数: 2932 | 22 不是做fpga的，但我觉得你真不要怎么担心，只要把fpga方面的东西过一下就可以了。
financial上business logic都很简单。祝好运！ |
|
|
c******0
发帖数: 59 | 24 fpga 还跟比特币有关啊?
我还以为是可以在fpga上面写assembly language直接改内存所以快, 用在hft里面.
看来又孤陋寡闻了 |
|
s****Y
发帖数: 1004 | 25 按说这个级别的土鳖货无论如何在搞完FPGA设计验证之后都该开发asic版本，不为别的
，至少也是一种精神。 |
|
u********s
发帖数: 1047 | 26 AWS已经开始提供fpga instance了 |
|
h******k
发帖数: 15372 | 27 FPGA成本太高，性能又比较低，曾经火过一段时间，现在有点日薄西山了。 |
|
w****j
发帖数: 67 | 28 随便说几个，高速fpga, 高性能filter. 都不是现在砸钱，5年内能弄出来的。你勉强
找个低性能替代品，弄出来的产品没人买。 |
|
发帖数: 1 | 29 FPGA is the least thing to worry in China. Xilinx's largest customers are
from China. The barrier for this industry is patent not anything else. I
personally know some chinese companies avoided completing with Xilinx
because of that, and the product itself is not high-margin business in any
kind. If sanctioned, China will immediately ignore those patent issues. You
will see who will become biggest losers. |
|
发帖数: 1 | 30 国产fpga终于有市场占有率了 有了市场才能发展 |
|
f***y
发帖数: 4447 | 31 说明中兴后国产厂商都用国产零部件了
高云半导体累计出货量达到1000万片
爱集微·15:36·本土IC 来源:爱集微
集微网消息，广东高云半导体科技股份有限公司（以下简称“高云半导体”）宣布，到
本月为止，高云半导体已经累计出货FPGA器件一千万片。其中，高云半导体2018年度整
体销量成功突破800万片，是2017年的8倍。
自2017年1月，高云半导体第一次小批量出货几百片，到2018年10月单月销量突破120万
片，再到2018年全年销量突破800万片，高云半导体的出货量呈现飞速增长趋势。
截止目前，高云半导体客户数量超过400家，其中亚太、欧美客户已超过150家，且已经
开始陆续收获定单。客户类型覆盖广，包括通信、工业、医疗、LED显示、视频、广播
、物联网、人工智能以及消费电子等各领域。
“这是高云半导体发展历程中一个非常重要的里程碑节点”高云半导体CEO朱璟辉显示
表示，“高云半导体，尚处于发展初期，能够取得这样的成绩，我们非常高兴。这也充
分说明，一直以来，我们所秉承的创新和差异化设计思想，取得了很好的成效。高云半
导体将持续耕耘，在产品技术创新方面持续突破，以期201... 阅读全帖 |
|
l*****0
发帖数: 238 | 32 fresh Master, EE, entry level, 大牛不要嘲笑我，有错误欢迎指正
在careerbuilder上头的简历。某天周末突然接到电话，go through 简历上的 project
经验，最后问GPA，coursework，毕业时间，情况基本合适，直接定下on-site，机票
，旅店，租车，餐费 公司全出
面试从早上九点到下午一点，五个技术人员每人谈40分钟（不间断），最后是HR mm介
绍一下公司福利和paperwork.
tip: 事前说好没有作presentation的时间，但还是准备了40多业的slides，把以前做
过的project和可能有用的东西都塞了进去。必要时展示给他们看。感觉比较有用的东
西是做成型的电路板的照片，配上信号流程图和简要说明，很有说服力，也提供了深入
交谈的基础。
第一个面试基本上是go through resume，刚好interviewer是一线做VoIP的，聊了一些
相关话题，我试图给他留下的印象是，60% FPGA，30% board level design, 10% C/C+
+/assembly based prog |
|
B*******s
发帖数: 74 | 33 Familiar with Digital Hardware design and FPGA system bench.
Understanding of digital control systems and bench measurement.
With some background, can learn on the job |
|
s*****7
发帖数: 975 | 34 【 以下文字转载自 EE 讨论区 】
发信人: smith87 (smith), 信区: EE
标 题: fpga/CPLD好找工作不？
发信站: BBS 未名空间站 (Tue Jan 5 19:36:45 2010, 美东)
感觉没多少技术含量
而且是和大四的毕设 senior design 一起上课。。。
还有
power electronics好找工作不？
下学期就这两门课啦~~
这两门课要是再不好找工作
就卷铺盖回国算了
呵呵
本人主要搞的是光电。。 |
|
b**********1
发帖数: 215 | 35 Qualcomm 下周电话面试， Senior FPGA engineer 职位。
有类似经历的吗？ 可以分享一下问题吗？
包子答谢 |
|
B*******s
发帖数: 74 | 36 Location: San Diego
Essential Duties and Responsibilities include the following. Other duties
may be assigned.
- Design the interface and hosting logic for emulation and co-simulation
- Partitioning of design for multiple FPGAs (Xilinx), placement of logic,
clock gating and synthesis
- Develop the host interface logic and optimize interface design for co-
emulation at various transaction levels
- Simulation of design to verify the partitioning and all emulation related
design changes
Qualificati... 阅读全帖 |
|
c********e
发帖数: 1209 | 37 我也是硬件熟悉些，数据结构不懂，二叉树也看不明白。
你这个职位到底是偏FPGA多还是LabVIEW多一点？
在哪个洲？ |
|
t**r
发帖数: 3428 | 38 fpga has no future.
big companies control it. ALtera and Xlinx are stupid. Their tools suck. |
|
|
m********o
发帖数: 796 | 40 FPGA has no future...
这嘴真敢张啊。。。 |
|
|
b********h
发帖数: 2451 | 42 由于业务发展，公司急需FPGA,DSP开发人才，有视频设备开发经验者为佳。
公司在南加，大洛杉矶地区。待遇详谈。
要求有身份，公司目前暂时不能办身份。在校学生如果要全职实习，可以考虑。
感兴趣者可以站内联系。
谢谢！ |
|
b********h
发帖数: 2451 | 43 由于业务发展，公司急需FPGA,DSP开发人才，有视频设备开发经验者为佳。
公司在南加，大洛杉矶地区。待遇详谈。
要求有身份，公司目前暂时不能办身份。在校学生如果要全职实习，可以考虑。
感兴趣者可以站内联系。
谢谢！ |
|
x****k
发帖数: 2932 | 44 通常是需要用fpga实现tcp/ip协议栈和FIX engine,such as a decoder of generic
FIX message. most time you don't need to implement tcp/ip stack from scatch
because they can buy IP core from 3rd part. but you need to know how to
maintain and configure it. and write some interface to CPU/ethernet port in
vhdl/verilog.
Their trading strategy mostly depend on ultra low latency for market making
or
various arbitrage.
Good luck |
|
e*******s
发帖数: 147 | 45 多谢！
那这个职位我除了要准备Verilog和FPGA相关的知识，还需要会一些trade相关的知识么？
scatch
in
making |
|
x****k
发帖数: 2932 | 46 概率统计那是quant的活,和fpga developer无关,brain teaser有可能,trading firm里
有些人好这口. |
|
f*****d
发帖数: 2285 | 47 来这板上好几年了，公司缩写变化真快。依次有：
FLAG
FLGT
PSD
FLG
UAP
FG AP
FPGA |
|
|
|
|
