由买买提看人间百态

boards

本页内容为未名空间相应帖子的节选和存档,一周内的贴子最多显示50字,超过一周显示500字 访问原贴
EE版 - systemverilog assertion问题
相关主题
Job Opening: Verification Engineer II (转载)请问:怎么用"DFT"区别频率不一样的合成波啊?
请教:可见光的波形是怎样的 (转载)请教一个802.11的问题
求解一个状态机的题a question about quantization noise
请教大家一个VHDL和VERILOG的问题没有工作经验的PhD读来何益?
请教一个VERILOG的问题请教RTL Verification的前辈们
Interview questions喜欢ASIC VERIFICATION ENGINEER这个方向
请教一个verilog codeasic verification 面试问点什么呢?
求问个MATLAB问题,关于simulink。求建议 ASIC ENGINEER 的面试要准备什么
相关话题的讨论汇总
话题: assertion话题: rose话题: posedge
进入EE版参与讨论
1 (共1页)
w*********s
发帖数: 277
1
property xxx;
@(posedge clk) a ##1 b;
endproperty : xxx
property yyy;
@(posedge clk) $rose(a) ##1 $rose(b);
endproperty : yyy
请问什么时候用edge detection的function such as $rose $fell
什么时候用level detection呢?
貌似两者sampling的机制都是一样的。
初学者,目前分不清楚他们之间的区别,请高手指教!
包子伺候!
谢谢!
w*********s
发帖数: 277
2
再补充一下
信号a和b都是one clock cycle pulse

【在 w*********s 的大作中提到】
: property xxx;
: @(posedge clk) a ##1 b;
: endproperty : xxx
: property yyy;
: @(posedge clk) $rose(a) ##1 $rose(b);
: endproperty : yyy
: 请问什么时候用edge detection的function such as $rose $fell
: 什么时候用level detection呢?
: 貌似两者sampling的机制都是一样的。
: 初学者,目前分不清楚他们之间的区别,请高手指教!

M***y
发帖数: 2252
3
第一个里面好像没有$rose这个动作吧,第二个必须是a之前为0,然后变1
可以手动设置个波形跑跑看

【在 w*********s 的大作中提到】
: property xxx;
: @(posedge clk) a ##1 b;
: endproperty : xxx
: property yyy;
: @(posedge clk) $rose(a) ##1 $rose(b);
: endproperty : yyy
: 请问什么时候用edge detection的function such as $rose $fell
: 什么时候用level detection呢?
: 貌似两者sampling的机制都是一样的。
: 初学者,目前分不清楚他们之间的区别,请高手指教!

w*********s
发帖数: 277
4
谢谢,我明白了!

【在 M***y 的大作中提到】
: 第一个里面好像没有$rose这个动作吧,第二个必须是a之前为0,然后变1
: 可以手动设置个波形跑跑看

w*********s
发帖数: 277
5
双簧包已发,请查收!

【在 M***y 的大作中提到】
: 第一个里面好像没有$rose这个动作吧,第二个必须是a之前为0,然后变1
: 可以手动设置个波形跑跑看

s*****y
发帖数: 1974
6
搭车问一个问题啊
如果想学systemverilog有什么免费的软件不?
小公司,没有钱买license

【在 w*********s 的大作中提到】
: property xxx;
: @(posedge clk) a ##1 b;
: endproperty : xxx
: property yyy;
: @(posedge clk) $rose(a) ##1 $rose(b);
: endproperty : yyy
: 请问什么时候用edge detection的function such as $rose $fell
: 什么时候用level detection呢?
: 貌似两者sampling的机制都是一样的。
: 初学者,目前分不清楚他们之间的区别,请高手指教!

1 (共1页)
进入EE版参与讨论
相关主题
求建议 ASIC ENGINEER 的面试要准备什么请教一个VERILOG的问题
systemverilog到底有什么用?Interview questions
能不能在这求点意见?请教一个verilog code
诚聘做高端网络交换机芯片的优秀人才求问个MATLAB问题,关于simulink。
Job Opening: Verification Engineer II (转载)请问:怎么用"DFT"区别频率不一样的合成波啊?
请教:可见光的波形是怎样的 (转载)请教一个802.11的问题
求解一个状态机的题a question about quantization noise
请教大家一个VHDL和VERILOG的问题没有工作经验的PhD读来何益?
相关话题的讨论汇总
话题: assertion话题: rose话题: posedge